Adrenaline
Em um webinar de tecnologia para investidores nesta terça-feira (21), a Micron detalhou a geração de memórias que vem depois da DDR5. A DDR6 para servidores terá mais do dobro da largura de banda da DDR5, e a LPDDR6 para celulares e Data centers vai consumir mais de 35% menos energia que a LPDDR5. As duas se apoiam no nó de fabricação 1δ, que começa a escalar no segundo semestre de 2027.
No mesmo roteiro entram HBM empilhada diretamente sobre o processador, a vHBM, e a NAND G11, com mais de 400 camadas e o dobro da densidade da geração atual.
A apresentação, de 33 páginas, traz uma ressalva importante na própria fonte, pois os ganhos são metas de engenharia, e o módulo RDIMM de 1 TB citado é “uma capacidade, não um compromisso de produto”.
O roteiro de DRAM da Micron: 1γ em produção, 1δ no segundo semestre de 2027 e 3D DRAM em desenvolvimento Foto: Divulgação/Micron
Link de compra de memória DDR5 Kingston Fury na KaBuM
Link de compra de SSD Micron Crucial na Amazon
O que a Micron prometeu para DDR6 e LPDDR6?
A DDR6 é descrita como memória de alta confiabilidade para servidores, com a empresa se colocando como parceira principal de clientes-chave para entregar os 2x de largura de banda em aplicações de Data center.
O padrão da JEDEC ainda não foi finalizado, e a indústria trabalha com comercialização entre 2028 e 2029, de modo que a Micron fala em liderança de implementação, não em data de venda.
A DDR6 chega com mais do dobro da largura de banda da DDR5, voltada a servidores. Foto: Divulgação/Micron
A Micron está posicionada para ser líder na implementação da DDR6. Micron, no webinar de tecnologia e produtos
Já a LPDDR6 ganha mais destaque, porque atende dois mercados de uma vez. No celular, a economia de mais de 35% sobre a LP5, e acima disso em algumas densidades, estica a bateria.
No Data center, a Micron já trabalha com a Meta para colocar a LPDDR6 em servidores de IA, com um white paper conjunto sobre escala de banda com baixo consumo. Memória de celular virou candidata a memória de inferência.
Tudo isso depende do nó 1δ, quinta geração seguida em que a Micron diz chegar antes das rivais. Ele traz ganho de densidade de bits na casa dos 20% e poucos sobre o 1γ, controle de processo em escala de angstrom, CMOS com HKMG e fabricação nos Estados Unidos.
Na sequência vêm o 1ε, com ligação de wafers, e os nós ζA e ηA, com EUV de alta abertura numérica. A empresa descartou a célula 4F² por custo e complexidade e aposta em 3D DRAM, que cresce para cima quando a célula planar esgotar.
HBM vertical e NAND de 400 camadas no roteiro da Micron
Na HBM, a Micron divide o futuro em três ramos que vão coexistir:
A padrão segue com HBM4 em 2026,
HBM4E em amostras e HBM5, HBM5E
HBM6 por volta de 2028, 2029 e 2030 (a personalizada usa um die-base lógico para funções extras)
E a vertical empilha a memória sobre o próprio chip de computação, encurtando o caminho entre dado e processador para render mais tokens por watt.
A LPDDR6 promete mais de 35% de economia de energia sobre a LPDDR5, em celulares e data centers.Foto: Divulgação/Micron
A vHBM1 está prevista para 2028 e a vHBM3 para 2030, ao lado da vEIM, memória de inferência de borda com 2 TB/s por módulo. O obstáculo é térmico.
A Micron cita ligação híbrida de cobre, dissipadores sobre o PHY e projeto conjunto com o fabricante do chip, porque empilhar DRAM em cima de uma GPU ligada concentra calor onde ele menos cabe.
Na NAND, a G11 sucede a G9 no segundo semestre de 2027 com ligação wafer a wafer, mais de 400 camadas, cerca de 2x a densidade de bits, 1,5x de velocidade de I/O e mais de 25% menos energia por transferência. Depois dela, a empresa estuda materiais de alta mobilidade para uma célula ainda mais densa.
Resumo do roadmap e as promessas da empresa:
ProdutoQuandoGanho prometidoHBM4 12H de 36 GB20262,8 TB/s por pilha1δ (DRAM)2º semestre de 2027Densidade 20% e poucos acima do 1γNAND G112º semestre de 20272x densidade, 1,5x I/O, 400+ camadasvHBM1Cerca de 2028HBM sobre o chip de computaçãovEIM2028 em diante2 TB/s, menos de 1 pJ por bitLPDDR6Próxima geraçãoMais de 35% menos energia que LP5DDR6Próxima geraçãoMais de 2x a banda da DDR5
Leia também:
Micron alerta para “muro da memória” na IA: computação cresce 3x mais rápido que HBM
Toda a capacidade de produção de memórias para 2027 já estaria esgotada
SK hynix começa a produzir LPDDR6 em massa no segundo semestre, depois do esperado
Roteiro ambicioso em meio à escassez de memória
Três semanas antes do webinar, o CEO Sanjay Mehrotra avisou que a falta de memória piora em 2027 e 2028, com toda a capacidade de produção do ano que vem já vendida.
O roteiro explica onde essa capacidade vai: HBM para IA, LPDDR6 para servidores e DDR6 para a geração seguinte de plataformas, com a DDR5 de desktop disputando wafer com tudo isso.
A HBM evolui de padrão para customizada e, depois, vertical, empilhada direto sobre o chip de computação. Foto: Divulgação/Micron
Para quem monta PC, a DDR6 continua distante, sem padrão fechado nem plataforma anunciada, e o efeito imediato do roteiro é o oposto da promessa. Os mesmos nós que farão a DDR6 estão hoje ocupados pela HBM, e a SK hynix e a Samsung correm com cronogramas parecidos de LPDDR6.
A próxima parada concreta é o 1δ, no segundo semestre de 2027, quando a Micron terá de mostrar Silício e não slides.
Fonte(s): Micron (apresentação do webinar, em PDF) e Wccftech
Conteúdo Relacionado
Novidade…
CEO da Micron afirma que crise das memórias vai ser bem pior em 2027 e 2028
